PATENT ABSTRACTS OF JAPAN

(11)Publication number:

01-113209

(43) Date of publication of application: 01.05.1989

(51)Int.CI.

B28D 5/00

HO1L 21/78 HO1L 33/00

(21)Application number: 62-271310

(71)Applicant: FUJITSU LTD

(22)Date of filing:

27,10,1987


(72)Inventor: KANEKO TOSHIAKI

ISHIYAMA TAKEO

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To stably produce the shape of a ship with good reproducibility by a method wherein grooves are formed with a scribing line on an array between, and load is applied by pressing an acute-edged tool against the array from below or the reverse side of the scribing line. CONSTITUTION: Grooves 4 are formed with a scribing line 3 on a semiconductor crystal array, on which electrodes 2 are formed after the completion of epitaxial growth, between. After that, the chip formation is done through the application of load by pressing an acuteedged tool 5 against the array from below or the reverse side of the scribing line 3. Due to the action of the grooves on both sides of the scribing line, the crystal surface, which is cloven by applying loaf with the acuteedged tool to the surface of the array on the reverse side of the surface having the scribing line thereon, is kept within the range between the grooves on both sides of the scribing line or does not come outside said range between the grooves during ship formation, even when



there are damages, which run in various directions, just below the scribing line. Further, even when the damages extend further during ship formation, the damages gather to positions, which end to the bottoms of the grooves.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

⑩日本国特許庁(JP)

① 特許出願公開

母 公 開 特 許 公 報 (A) 平1-113209

@Int Cl.4

識別記号

广内整理番号

❷公開 平成1年(1989)5月1日

B 28 D 5/00 H 01 L 21/78 33/00 A-7366-3C T-8831-5F

A-7733-5F 審査請求 未請求 発明

審査請求 未請求 発明の数 1 (全3頁)

砂発明の名称

半導体装置の製造方法

②特 願 昭62-271310

の発明者 金子

敏 明 神奈川県川崎

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

郊発 明 者 石 山

武 男

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

⑪出 願 人 富士通株式会社

砂代 理 人 弁理士 井桁 貞一

神奈川県川崎市中原区上小田中1015番地

明 細 4

1. 発明の名称

半導体装置の製造方法

2. 特許請求の範囲

半専体結晶のチップ化において、 溝状に形成されたスクライブ・ライン3を缺み両側に溝4を形成し、 鋭角的ツール 5 を設スクライブ・ライン3 の形成された面と反対側の面において該スクライブ・ライン3の深さ方向の延長上に当て、 加重することによりチップ化を行うことを特徴とする半導体装置の製造方法。

3. 発明の詳細な説明

(概要)

半導体発光装置の製造方法に係り、特に半導体 発光装置用半導体結晶のチップ化に関し、

チップの形状を安定に再現性よく作ることを目 的とし、

アレー上のスクライブ・ラインを飲み両側に海

を形成し、鋭角的ツールをスクライブ・ラインの 反対側アレー下に当て、加重することによりチッ プ化を行う構成とする。

〔産業上の利用分野〕

本発明は半導体発光装置の製造方法に係り、特に半導体発光装置用半導体結晶のチップ化に関する。

(従来の技術)

レーザダイオードあるいは端面発光ダイオード の製造工程において、アレーをチップ化する時、 結晶の劈開を使用する方法が主流である。

第2図は満面発光ダイオードを例とした従来の チップ化の方法である。前もってウエーハ上にダ イヤモンドツールによるスクライブ・ライン3が 形成される。エピタキシャル成長を終えて電極2 の形成されたアレー1をチップ化する際に、スク ライブ・ライン3の形成された面と反対個のアレ ー面に、製刀の刃のような鋭角的ツール5をあて. 加重することによりチップ化する。

ダイヤモンドツールにより形成されたスクライブ・ラインはその深さ方向の結晶内部にいわゆるスクライブ・ダメージを与え、このスクライブ・ダメージはアレー1面に必ずしも垂直ではなく、更にウエーハが全面にわたって水平でもないため、第3図(b)に示すようにダメージはいろいろな方向に走っていて、チップ化の時、必ずしもスクライブ・ラインから垂直に割れが入らず、完全な直方体とはなりにくく、更に症が発光領域近くまで延びる等の問題があった。

(発明が解決しようとする問題点)

スクライブ・ダメージが必ずしもアレー面に対して垂直でないので、チップ化の時がメージの影響を必要領域内に閉じこめて、チップの形状を安定に再現性よく作る方法を提供する。そのためにスクライブ・ラインを挟む形にアレー上に海を掘り、両側の隣接チップへダメージの影響が及ぶのを阻止しようとするものである。

〔実施例〕

以下本発明の実施例について説明する。

1.3 μm帯の発光装置としてInP 基板に形成さ れた発光装置のアレーにおいて、チップのピッチ は300 μm、結晶の厚さはエピタキシャル成長層 も加えて約100 μmとする。スクライブ・ライン は幅3乃至4μm、深さ3乃至4μmで、ライン 両側に幅20乃至30 µm. 深さ10 µmほどの メサ海を掘る。スクライブ・ラインの形成された アレー面と反対側のアレー面に当てられた剃刀の 刃からの加重で劈開される経方向の面はメサ神外 へは溺れない。またダメージもメサ禕底部へ到達 する点で集結する。 本例はInP 系であるが、劈 開性を持つ結晶であればGaAs系、GaP 系等、化合 物半導体材料全盤に適用可能である。溝は本例で はメサ形であるが、V字形、U字形、逆メサ形、 矩形のいずれでも効果はあり、通用可能である。 また、エッチャントによっては溝の斜面の角度を 選択できるが、それもスクライブ・ラインの両側 にあれば基本的に同様の効果を示す。

(問題点を解決するための手段)

第1図は本発明によるチップ化の方法である。 エピタキシャル成長を終えて電極2の形成された 半導体結晶のアレー1上のスクライブ・ライン3 を飲み両側に溝4を形成し、鋭角的ツール5をス クライブ・ラインの反対側アレー下に当て、加重 することによりチップ化を行う。かくすることに より、上配問題点は解決される。

(作用)

スクライブ・ラインの両側の溝の作用により、スクライブ・ライン直下にいるいろな方向に走っているダメージがあっても、チップ化の際、スクライブ・ラインの形成された面と反対側のアールの加重で劈開される結晶では、スクライブ・ラインの両側の溝の間に収まり消みへは漏れない。また、チップ化の際、ダメージが関に低びたとしても、第3図(a)に示すように濃の底部へ到達する点で築結する。

(発明の効果)

上述の如く本発明によれば、チップ化のための スクライブ・ラインを挟んで形成された溝の作用 により、チップ形状を安定に再現性よく作ること が出来る。

4. 図面の簡単な説明

第1図は本発明によるチップ化。 第2図は従来のチップ化。 第3図はスクライブ、・ダメージ である。 図において。

1はアレー,

2 は電極.

3 はスクライブ・ライン.


4は溝.

5は鋭角的ツール。


を表す。

代理人 弁理士 井桁貞一








101平面図



· (b) A-A 断面图









(b) A-A 断面図

従来のチップ化 第 2 図





スクライブ・ダリージ 第3図